Sửa wafer chuẩn wafer

Sửa wafer chuẩn waferNó là một chip tiêu chuẩn PSL tuân thủ NIST (Viện Tiêu chuẩn Quốc gia Hoa Kỳ) với giấy chứng nhận kích thước. Bề mặt chip tiêu chuẩn wafer hiệu chỉnh này được tạo ra từ sự lắng đọng của các hạt polystyrene latex phân tán đơn lẻ và hiệu chỉnh thiết bị bằng cách tạo ra các đỉnh cao có chiều rộng đỉnh hẹp trong phạm vi kích thước từ 50nm đến 10 micron, hoàn thành việc điều chỉnh đường cong đáp ứng kích thước hạt cho các thiết bị như Tencor Surfscan 6220 và 6440, KLA-Tencor Surfscan SP1, SP2 và SP3. Các chipset chuẩn điều chỉnh được lắng đọng theo cách lắng đọng toàn bộ, tức là chỉ có một kích thước hạt duy nhất trên toàn bộ wafer. Hoặc các tấm tiêu chuẩn wafer hiệu chỉnh được lắng đọng theo cách đa điểm, tạo thành một hoặc nhiều đỉnh tiêu chuẩn kích thước và được phân phối chính xác trong các tấm tiêu chuẩn wafer tích cực của trường.

Công ty chúng tôi cung cấp các tấm tiêu chuẩn wafer hiệu chuẩn sử dụng các hạt tiêu chuẩn. Điều này có thể giúp khách hàng hoàn thành việc điều chỉnh độ chính xác kích thước của thiết bị, bao gồm KLA-Tencor Surfscan SP1、KLA-Tencor Surfscan SP2、KLA-Tencor Surfscan SP3、KLA-Tencor Surfscan SP5、KLA-Tencor Surscan SP5xp、Surfscan 6420、Surfscan 6220、Surfscan 6220、ADE、Hitachi Và các công cụ như Topcon SSIS và hệ thống phát hiện wafer. Hệ thống lắng đọng hạt 2300 XP1 của chúng tôi có thể được lắng đọng trên wafer silicon 100mm, 125mm, 150mm, 200mm và 300mm bằng cách sử dụng các quả bóng latex PSL (hạt tiêu chuẩn latex polystyrene) và các hạt tiêu chuẩn silica.

Quản trị viên thiết bị đo lường bán dẫn của nhà máy sử dụng các PSL này để hiệu chỉnh các đường cong đáp ứng kích thước của các hệ thống kiểm tra bề mặt quét (SSIS, Sufface Scan Inspection System) của KLA-Tencor, Topcon, ADE và Hitachi. Tiêu chuẩn wafer PSL cũng được sử dụng để đánh giá tính đồng nhất của các tấm silicon hoặc màng được quét bởi Tencor Surfscan.

Chip tiêu chuẩn wafer hiệu chỉnh được sử dụng để xác minh và kiểm soát hai thông số kỹ thuật hiệu suất của các thiết bị như SSIS: độ chính xác kích thước ở kích thước hạt cụ thể và tính đồng nhất của quét tinh thể trung gian quét toàn bộ chip. Các tấm tiêu chuẩn wafer hiệu chỉnh thường có sẵn ở dạng lắng đọng đầy đủ với một kích thước hạt duy nhất (thường từ 50nm đến 12 micron). Bằng cách lắng đọng trên wafer, nghĩa là lắng đọng, hệ thống phát hiện wafer có thể khóa đỉnh hạt và người vận hành có thể dễ dàng xác định xem các công cụ như SSIS có đáp ứng các thông số kỹ thuật hiệu suất ở kích thước này hay không. Ví dụ: nếu chip chuẩn wafer là 100nm và SSIS quét đến đỉnh ở 95nm hoặc 105nm, do đó SSIS có thể được xác định là vượt quá giới hạn, điều này có thể được thực hiện bằng cách sử dụng chip chuẩn wafer PSL 100nm. Quét chip tiêu chuẩn wafer cũng có thể cho các kỹ thuật viên biết SSIS phát hiện như thế nào trong chip tiêu chuẩn wafer PSL, do đó tìm kiếm sự tương đồng trong phát hiện hạt trong các wafer tiêu chuẩn wafer lắng đọng đồng nhất. Bề mặt của một wafer tiêu chuẩn được lắng đọng ở một kích thước PSL cụ thể, không để lại bất kỳ phần wafer nào không được lắng đọng trong một quả bóng PSL. Trong quá trình quét wafer chuẩn PSL, tính đồng nhất của wafer quét phải cho thấy SSIS đã không bỏ qua một số khu vực của wafer trong quá trình quét. Bởi vì 2 thiết bị SSIS khác nhau (điểm lắng đọng và điểm khách hàng) có hiệu suất đếm khác nhau, độ chính xác đếm trên các wafer lắng đọng đầy đủ là chủ quan một chiều, đôi khi khác nhau đến 50%. Do đó, cùng một tấm tiêu chuẩn, được đo trong thiết bị SSIS 1 đến kích thước hạt 204nm có 2500 số đếm, trong khi quét thiết bị SSIS 2 tại khách hàng có giá trị đếm từ 1500 đến 3000. Lý do cho sự khác biệt về số lượng giữa 2 thiết bị SSIS là sự khác biệt về hiệu suất laser của PMT bên trong (ống nhân quang điện). Độ chính xác đếm thường khác nhau giữa hai hệ thống phát hiện wafer khác nhau do sự khác biệt về công suất laser và cường độ chùm tia laser giữa hai thiết bị SSIS.

Sửa wafer chuẩn wafer：

Có hai loại lắng đọng cho hai hình ảnh trên cho chip chuẩn wafer hiệu chỉnh PSL: lắng đọng toàn bộ và lắng đọng đa điểm.

Các hạt polystyrene latex (bóng PSL) hoặc các hạt nano silica đều có thể được lắng đọng.

Chip chuẩn PSL wafer lắng đọng đa điểm được sử dụng để hiệu chỉnh độ chính xác kích thước của thiết bị SSIS dưới một hoặc nhiều đỉnh kích thước.

Chip chuẩn wafer được điều chỉnh cho sự lắng đọng đa điểm có những ưu điểm sau: các đốm được hình thành bởi các quả bóng PSL lắng đọng trên wafer có thể nhìn thấy rõ ràng và không có bất kỳ quả bóng PSL nào trên bề mặt wafer còn lại xung quanh các đốm. Ưu điểm là theo thời gian, người ta có thể dễ dàng đánh giá xem chip chuẩn wafer hiệu chỉnh có thể được sử dụng làm tiêu chuẩn tham chiếu kích thước hay không vì nó quá bẩn. Sự lắng đọng đa điểm lắng đọng các quả bóng PSL mong muốn đến một vị trí điểm cụ thể trên bề mặt wafer; Do đó, bề mặt là rất ít PSL hình cầu và mang lại độ chính xác đếm cao hơn. Chúng tôi sử dụng công nghệ DMA (Differential Migration Analyser) Model 2300XP1 để đảm bảo kích thước đỉnh của các quả bóng PSL lắng đọng là chính xác. 1 CPC được sử dụng để kiểm soát độ chính xác đếm. DMA được thiết kế để loại bỏ các hạt không mong muốn như hạt có kích thước gấp đôi và hạt có kích thước gấp ba từ dòng hạt. DMA cũng được thiết kế để loại bỏ các hạt không mong muốn ở bên trái và bên phải của đỉnh kích thước; Do đó đảm bảo rằng các đỉnh phân tán của các hạt được lắng đọng trên bề mặt wafer. Trong trường hợp không có công nghệ DMA, kích thước hạt gấp đôi, kích thước hạt gấp ba và lắng đọng hạt nền không mong muốn và kích thước hạt mong muốn được phép lắng đọng trên bề mặt wafer.