Hệ thống thử nghiệm Solar Cell IV được sử dụng để mô tả hiệu suất điện của các thiết bị PV, và độ chính xác của kết quả thử nghiệm ảnh hưởng trực tiếp đến việc lựa chọn mô-đun, tối ưu hóa quy trình và thiết kế trạm. Tuy nhiên, một số yếu tố bên trong và bên ngoài có thể dẫn đến độ lệch thử nghiệm, sau đây là phân tích từ bốn chiều: điều kiện môi trường, hiệu suất thiết bị, trạng thái mẫu và phương pháp đo.

I. Kiểm soát điều kiện môi trường

1. ổn định ánh sáng

Các thử nghiệm tiêu chuẩn yêu cầu mô phỏng quang phổ mặt trời (AM1.5G), nhưng có biến động bức xạ từ các nguồn sáng thực tế như đèn xenon, đèn halogen. Độ lệch cường độ ánh sáng trong vòng ± 2% có thể gây ra sự thay đổi đáng kể dòng ngắn mạch, cần được trang bị hệ thống điều khiển phản hồi của máy chiếu xạ thời gian thực. Ngoài ra, sự phù hợp phổ không đủ (tỷ lệ tia cực tím/hồng ngoại bất thường) có thể dẫn đến biến dạng đo lường hiệu quả lượng tử.

2. Điều chỉnh nhiệt độ

Với mỗi 1 ℃ tăng nhiệt độ giao thoa của pin, điện áp mạch mở giảm khoảng 0,4%. Khi mô-đun điều khiển nhiệt độ không được áp dụng, thử nghiệm kéo dài có thể dẫn đến pin tự làm nóng, tạo thành một chu kỳ phản hồi tiêu cực. Nên kết hợp với làm mát bằng chất lỏng hoặc làm mát bằng không khí, ổn định nhiệt độ pin ở 25 ℃ ± 1 ℃.

3. Môi trường sạch sẽ

Các hạt bụi bám vào bề mặt pin sẽ tạo ra hiệu ứng bóng làm giảm diện tích ánh sáng hiệu quả; Sự xâm nhập của hơi ẩm có thể gây ra sự ăn mòn điện cực. Kiểm tra nên được hoàn thành trong phòng sạch và nếu cần thiết, được trang bị một tấm chắn bụi.

II. Hiệu suất phần cứng thiết bị

1. Tính đồng nhất của nguồn sáng

Ánh sáng không đồng nhất tạo thành một dòng điện bên trong pin, gây ra yếu tố làm đầy (FF) thấp ảo. Bộ cân bằng chất lượng cao có thể đạt được độ đồng nhất chiếu sáng>95% và cần xác minh định kỳ sự phân bố bức xạ không gian.

2. Độ chính xác tải điện tử

Khả năng khớp tải động xác định mật độ lấy mẫu đường cong IV. Tải trọng chất lượng thấp có thể dao động trong vùng điện áp gần mạch hở, mất dữ liệu điểm uốn quan trọng. Nên chọn bảng nguồn chính xác với độ phân giải lên đến 1mV/μA.

3. Điện trở dây kém và tiếp xúc

Áp suất đầu dò không đủ hoặc quá trình oxy hóa kim loại làm tăng điện trở nối tiếp (Rs), làm cho FF đo được thấp. Kim loại xúc tu hàn với một thimble mùa xuân có thể giảm thiểu trở kháng tiếp xúc.

III. Chuẩn bị mẫu và trạng thái

1. Tính toàn vẹn của lớp thụ động bề mặt

Tổn thương cắt silicon nếu không được hydro hóa hoàn toàn để sửa chữa, tốc độ hỗn hợp của tàu sân bay tăng vọt, dẫn đến sự suy giảm của hệ số lấp đầy. Quá trình làm sạch bề mặt trước khi mạ màng chống thấm PECVD là rất quan trọng.

2. Thiết kế dây lưới và mất bóng

Thiêu kết bột bạc xuyên qua kết nối PN sẽ gây ra rò rỉ điện, chiều rộng đường lưới chính và khoảng cách giữa lưới mịn cần cân bằng tính dẫn điện và diện tích che ánh sáng. Độ lệch căn chỉnh in màn hình>5μm có nghĩa là ảnh hưởng đáng kể đến hiệu quả thu thập hiện tại.

3. Cryptocrack và vi khuyết tật

Lỗi định vị tinh thể vô hình bằng mắt thường dễ bị rò rỉ dưới thiên vị ngược, phát hiện hình ảnh EL có thể xác định trước những nguy cơ tiềm ẩn như vậy. Đường cong IV của pin bị hư hỏng cho thấy một khúc cua bất thường.

IV. Thiết lập tham số đo

1. Tốc độ quét điện áp

Quá trình sạc và xả điện dung không thể được ghi lại bằng cách quét nhanh (<10ms/point), trong khi quét chậm (>1s/point) có thể bị trễ do xả điện dung. Tốc độ tối ưu cần được điều chỉnh động theo giá trị điện dung pin.

2. Phạm vi điện áp bù đắp

Chỉ cần quét đến 80% điện áp mạch hở sẽ bỏ lỡ chi tiết về vùng điện trở cao và đường cong đầy đủ sẽ bao gồm phạm vi từ -5V đến Voc+5V để quan sát các đặc tính bão hòa ngược.

3. Thuật toán làm mịn dữ liệu

Bộ lọc quá mức sẽ làm phẳng cực đại cục bộ và sử dụng hợp lý phương pháp trung bình di chuyển (kích thước cửa sổ ≤ 5 điểm dữ liệu) có thể đạt được sự cân bằng giữa giảm nhiễu và lưu giữ chi tiết.